О. В. Будьонний, канд. техн. наук

Є.Ю. Коваленко, магістрант

М.А. Прокопець, магістрант

Національний технічний університет України «КПІ», м. Київ, Україна

ДРАЙВЕР ДЛЯ КЕРУВАННЯ СИЛОВИМИ MOSFET ТА IGBT ТРАНЗИСТОРАМИ

Зроблено опис та принципову схему драйвера для керування силовими IGBT та MOSFET транзисторами. Розроблений прилад має значно нижчу вартість та кращі технічні показники, ніж існуючі драйвери, та не має моточних елементів, що дозволяє інтегрувати його в одну ІМС.

Вступ. На сьогодні в багатьох пристроях перетворювальної техніки необхідні ключі, здатні комутувати струми в десятки ампер та напруги в сотні вольт [1]. Для таких транзисторів потрібні системи керування, які б дозволили отримати достатньо круті фронти на високих частотах та захистити транзистор у випадку перевищення його номінального струму. Більшість драйверів, що випускає промисловість, не повністю задовольняють ці вимоги [2]. Тому метою цієї роботи є розробка драйвера, який би не мав недоліків існуючих уже аналогів, мав низьку ціну, міг би бути виготовлений у корпусі однієї ІМС та мав широкий діапазон застосування: зварювальні інвертори, перетворювачі частоти і т. д. (табл. 1).

Таблиця 1

Порівняльна таблиця характеристик розробленого драйвера та аналогів

Вихідний каскад драйвера. Вихідний каскад (рис. 1) необхідний для підсилення сигналів керування. Він виконаний за схемою еміттерного повторювача на транзисторах Q2 та Q3. Резистори R4 та R5 призначені для обмеження струмів заряду та розряду затвору силового транзистора. Каскад на транзисторі Q1 слугує для узгодження рівнів сигналу. Особливістю використання еміттерного повторювача є те, що затвор силового транзистора не розряджається повністю при його вимиканні, а лише до напруги близько 1В (напруга насичення транзистора Q3). У більшості силових транзисторів значення порогової напруги знаходиться в діапазоні 3-5 В, тому такий режим роботи драйвера є допустимим. У крайньому випадку, вихідний каскад можна живити від двополярного джерела, проте, це виключає можливість використання бутстрепної ланки для живлення драйвера верхнього транзистора у напівмостовій та мостовій схемах перетворювача.

Рис. 1. Вихідний каскад драйвера

Вхідний тригер. Вхідний тригер (рис. 2) необхідний для покращення фронтів сигналу та вимикання вихідного каскаду під час спрацювання системи захисту. Він побудований на трьох логічних елементах АБО-НІ (NOR). Два з них (U1:B та U1:C) утворюють сам тригер, третій (U1:A) використовується для інверсії сигналу керування. Диференціююча ланка (C2, R1) необхідна для подавання короткого імпульсу, що переводить тригер у стан логічної «1». В стан логічного «0» він переводиться сигналом керування, поданим через діод D1, або сигналом від системи захисту. Діоди D1та D2 необхідні для розв’язки керуючого сигналу та сигналу захисту. На четвертому логічному елементі (U1:D) побудована система, яка під час зниження напруги живлення подає логічну «1» на вхід R, тим самим блокуючи імпульси керування.

Рис. 2. Вхідний тригер

Система захисту. Система захисту може бути виконана у двох варіантах: тільки з швидкодіючим захистом, або з швидкодіючим та інтегральним захистом (рис. 3). Швидкодіючий захист запобігає перевищенню максимального струму силового транзистора, а інтегральний захист, оцінюючи час ввімкненого стану силового транзистора та струм через нього, запобігає перегріву кристала. У системі захисту були використані польові транзистори з керуючим p‑n переходом (JFET) з включенням по схемі генератора струму. Два таких генератора (Q2, Q3, R2 та Q4, Q5, R3) налаштовані на однаковий струм, включені послідовно. Відповідно, в середній точці напруга буде складати половину напруги живлення. Проте зміна напруги на шунті R5, включеного в силове коло, або інтегруючій ланці (RV2, C1) змінює напругу на затворах нижніх транзисторів (Q4, або Q5), в результаті чого напруга в середній точці теж буде змінюватись. Через еміттерний повторювач, виконаний на транзисторі Q1, вона потрапляє на вхід “R” тригера, та під час перевищення струму, або досягненні порогової напруги на конденсаторі С1 блокує тригер. Стабілітроном D1 задається поріг спрацьовування захисту. Транзистор Q6 потрібен для скидання інтегратора на етапі вимкнутого стану силового транзистора.

Рис. 3. Система захисту (швидкодіючий та інтегральний захист)

Загальна схема драйвера. Загальна схема драйвера (рис. 4) представлена разом з понижуючим ШІПом. Останній зібраний на елементах Q10, L1, D5, C4 та RV3 як навантаження. Під час перевантаження схема переходить у режим стабілізації струму, формуючи таким чином спадаючу ВАХ. Ця властивість схеми може бути використана в зварювальних інверторах для формування падаючої вольт-амперної характеристики, або у перетворювачах частоти для запобігання кидка струму під час пуску двигуна.

 

Рис. 4. Загальна схема драйвера з понижуючим ШІПом як навантаження

Висновки. Враховуючи потреби сучасної силової електроніки, було розроблено драйвер, що реалізує швидкий захист ключових транзисторів, має невелику кількість елементів та низьку вартість. Крім того, він не містить моточних елементів, а отже, може бути реалізований у вигляді однієї ІМС.

Список використаних джерел

1. Рогачёв К. Д. Силовые биполярные транзисторы с изолированным затвором (IGBT) [Электронный ресурс] / К. Д. Рогачёв. – Режим доступа: http://www.gaw.ru/html.cgi/txt/publ/igbt/transistor.htm.

2. Колпаков А. И. Обеспечение защиты от перегрузки в MOSFET драйверах [Электронный ресурс] / А. И. Колпаков. – Режим доступа: http://www.gaw.ru/html.cgi/txt/publ/igbt/protect.htm.